그레이톤 디스플레이에 콤플리멘터리 박막 게이트 절연형 전계효과 트랜지스터를 이용하므로써 각 픽셀의 전압레벨은 이 픽셀 동작중에 파동이 일어나지 않도록 한다. 유리기재(11,11') 사이에 액정층(42)을 구성하고 유리기재(11')의 내부면을 전극(53)으로 피복하고 타측의 유리기재(11)의 내부면에는 전도성 패드(37b)를 구성한다. 전도성 패드(37b)를 드레인(34b,34b')이 해당 패드37b)에 전기적으로 연결된 n-채널 FET(51)과 p-채널 FET(41)으로 구성된 트랜지스터와 함께 유리기재에 형성한다. 같은 횡렬에서 p-채널 FET의 드레인은 Vss라인(49)에 연결하고 같은 종렬에서 n-채널 FET의 드레인은 Vgg라인에 연결한다. 횡렬 드라이버(47)에 Vss, Vdd라인을 연결하고 제어신호를 공급한다. 이어 종렬드라이버(46)에 Vgg라인(52)을 연결하고 제어신호를 공급하고 종렬 및 횡렬드라이버(46,47)를 유리기재(11)의 돌출단부에 형성한다
