논문
논문 기본정보
기동 전류를 개선한 수직 PNP 트랜지스터의 특성에 관한 연구
| 기관명 | NDSL |
|---|---|
| 저널명 | 한국산업정보학회논문지 = Journal of the Korea Industrial Information Systems Research |
| ISSN | 1229-3741, |
| ISBN |
논문 개요
| 저자(한글) | |
|---|---|
| 저자(영문) | |
| 소속기관 | |
| 소속기관(영문) | |
| 출판인 | |
| 간행물 번호 | |
| 빌행연도 | 2016-01-01 |
| 초록 | 본 논문에서는 기생 트랜지스터를 억제하여 대기 전류를 낮춰 기동전류를 개선한 수직 PNP 트랜지스터의 특성을 소개한다. 기생 효과를 억제하기 위해, 회로 변경 없이 'DN+ 링크'를 사용하여 기생 PNP 트랜지스터를 억제 시킨 수직 PNP 트랜지스터를 설계하였으며, 표준 IC 프로세서를 이용한 LDO 레귤레이터를 제작했다. 제작된 기생 PNP 트랜지스터의 hFE 가 기존의 18에서 0.9로 감소하였다. 개선된 'DN+ 링크' 구조 수직 PNP 트랜지스터로 제작된 LDO 레귤레이터의 기동 전류는 기존의 기동 전류 90mA에서 32mA 로 감소되었다. 이로 인해 대기상태에서 저 소비전력을 구현한 LDO 레귤레이터를 개발하였다. |
| 원문URL | http://click.ndsl.kr/servlet/OpenAPIDetailView?keyValue=03553784&target=NART&cn=JAKO201609562998827 |
| 첨부파일 |
추가정보
| 과학기술표준분류 | |
|---|---|
| ICT 기술분류 | |
| DDC 분류 | |
| 주제어 (키워드) | 기생 PNP 트랜지스터 수직 PNP 트랜지스터 대기 전류 기동 전류 parasitic PNP transistor vertical PNP transistor quiescent current start current |